鎖相環CD4046應用

         圖1 低通濾波器組成圖

壓控振蕩器的輸出Uo接至相位比較器的一個輸入端，其輸出頻率的高低由低通濾波器上建立起來的平均電壓Ud大小決定。施加于相位比較器另一個輸入端的外部輸入信號Ui與來自壓控振蕩器的輸出信號Uo相比較，比較結果產生的誤差輸出電壓UΨ正比于Ui和Uo兩個信號的相位差，經過低通濾波器濾除高頻分量后，得到一個平均值電壓Ud。這個平均值電壓Ud朝著減小VCO輸出頻率和輸入頻率之差的方向變化，直至VCO輸出頻率和輸入信號頻率獲得一致。這時兩個信號的頻率相同，兩相位差保持恒定（即同步）稱作相位鎖定。

        圖2 CD4046的引腳排列

當鎖相環入鎖時，它還具有“捕捉”信號的能力，VCO可在某一范圍內自動跟蹤輸入信號的變化，如果輸入信號頻率在鎖相環的捕捉范圍內發生變化，鎖相環能捕捉到輸人信號頻率，并強迫VCO鎖定在這個頻率上。鎖相環應用非常靈活，如果輸入信號頻率f1不等于VCO輸出信號頻率f2，而要求兩者保持一定的關系，例如比例關系或差值關系，則可以在外部加入一個運算器，以滿足不同工作的需要。過去的鎖相環多采用分立元件和模擬電路構成，現在常使用集成電路的鎖相環，CD4046是通用的CMOS鎖相環集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動態功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。圖2是CD4046的引腳排列，采用 16 腳雙列直插式，各引腳功能如下：

1腳相位輸出端，環路人鎖時為高電平，環路失鎖時為低電平。2腳相位比較器Ⅰ的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負端和正端。9腳壓控振蕩器的控制端。10腳解調輸出端，用于FM解調。11、12腳外接振蕩電阻。13腳相位比較器Ⅱ的輸出端。14腳信號輸入端。15腳內部獨立的齊納穩壓管負極。

                      圖3 CD4046內部電原理框圖

圖3是CD4046內部電原理框圖，主要由相位比較Ⅰ、Ⅱ、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構成。比較器Ⅰ采用異或門結構，當兩個輸人端信號Ui、Uo的電平狀態相異時（即一個高電平，一個為低電平），輸出端信號UΨ為高電平；反之，Ui、Uo電平狀態相同時（即兩個均為高，或均為低電平），UΨ輸出為低電平。當Ui、Uo的相位差Δφ在0