采用S3C44B0X的大型LED顯示系統設計
加入技術交流群
2 軟件設計
2．1 LED屏顯示程序設計
由于使用了S3C44B0X內部DMA控制器進行數據的傳輸與控制，顯示程序得到很大簡化，程序流程如圖4所示。點陣碼的傳輸全由DMA控制器完成，只需在啟動DMA數據傳輸前將點陣碼的首址、LED屏的首址及傳輸數據量的值分別賦給相應的控制字后，啟動DMA操作即可。完成所有本同名行點陣碼傳輸后，將刷新的數據鎖存到第二級列數據鎖存器輸出，并驅動本同名行顯示。這樣循環顯示16行同名行后就完成了一幀點陣顯示。
2．2 點陣排序
由于LED顯示模塊的電路結構以及使用了16位并行總線和DMA數據傳輸技術，在顯示時點陣碼的排放順序，需要滿足如下要求：
①16位并行總線一次數據傳輸，即一次DMA寫操作傳輸兩個字節的點陣碼，低位和高位字節分別傳送到兩相鄰的縱向級聯模塊的同名行和同名列數據鎖存器中，因此相鄰的縱向級聯模塊的同名行和同名列點陣碼應連續存放。
②由于顯示模塊的第一級列數據鎖存器譯碼選通電路結構和DMA數據傳輸要求，對同一顯示模塊的上下兩部分的同名行點陣應按列數據鎖存器的選通順序依次連續存放。
③兩相鄰的縱向級聯級的一系列橫向級聯級應按①和②原則進行點陣碼排序。
④各縱向級聯級依次按①、②、③原則進行點陣碼排序。
⑤16行掃描顯示方式下，一個大型LED屏分為16行同名行，每一同名行按照①、②、③、④原則進行點陣排序。 本文引用地址：http://www.czjhyjcfj.com/article/167918.htm
以一個128×64的點陣屏第一行同名行的數據排序為例，如圖5所示，第一行同名行的點陣碼的存放順序應依次為：a，b……z，A，B，……z……。
3 結 論
使用并行總線DMA數據傳輸技術簡化了LED顯示系統的軟硬件設計，降低了系統成本，取得了很好的顯示質量，在22.1184MHz的系統時鐘下，512×256(8m2)單色點陣屏顯示幀頻達到250Hz，平均120ns傳送1個字節，達到了使用單CPU系統代替多機系統控制LED顯示系統的目的。但為了使上一代的顯示驅動板仍能夠使用，點陣碼需要排序，顯示時只能使用頁面方式顯示，這樣在多頁動態滾屏顯示時需要大容量的存儲器。對于512×256單色點陣屏需要數十兆的容量，使用32位ARM7TDMl內核先進控制器S3C44BOX和廉價的大容量SDRAM存儲器可以使該問題得到很好的解決。若使用針對DMA控制顯示設計的顯示驅動板顯示時，點陣碼就不需要排序，一片數百KB的SRAM就能滿足系統要求了。
評論