基于MAX7000系列CPLD的數據采集系統
加入技術交流群
5 CPLD構成的ISA總線接口
在PC系列機中，I/O空間是獨立的，共有1KB(地址編號為000H~3FFH)。由于I/O接口一部分分布在主機母板上，另一部分分布在擴展槽上，所以I/O的1024個口地址也分成兩個部分，其中前512個由母板上的接口控制器使用，后512個供擴展槽內的接口控制卡使用。而且由于后512個地址中的一部分已經被配置成系統資源的接口，所以真正能被用戶設計開發的I/O端口為數不多，而且不連續。這樣就不能采用常規的用PC機提供的地址總線來尋址雙口RAM的方法，因為這種方法只能尋址其中為數不多而且不連續的一些單元。所以這是一個難點。為此，采用用PC機的數據線來尋址雙口RAM的方式，只需占用三個I/O端口，就能尋址整個4K的RAM區。
歡迎轉載，本文來自電子發燒友網(www.elecfans.com)
ISA總線接口電路邏輯框圖如圖3所示。
本文引用地址：http://www.czjhyjcfj.com/article/151409.htm
采用了ISA插槽中的8位數據線、10位地址線、讀寫控制線IOW和IOR以及電源線，并假設使用390H、391H、392H三個端口。當PC機要訪問某一地址單元時，首先通過390H端口將低8位地址送到數據總線上。此時由PC-AB送出的390H信號和IOW信號經解碼電路輸出一個鎖存脈沖到鎖存器(L),將此低8位地址鎖存；然后通過391H端口將高4位地址送到數據總線上，此時由PC-AB送出的391H信號和IOW信號經解碼電路輸出一個鎖存脈沖到鎖存器(H),將此高4位地址鎖存；最后通過392H端口進行讀寫，只要PC-AB上出現392H信號，解碼電路就輸出一個低電平到雙口RAM的/CS,再根據相應的讀寫控制信號就能進行讀寫操作。
用ALTERA公司的EPM7064SLC84-5實現這一接口的VHDL文件如下：
仿真結果表明此電路設計完全可以實現上述功能。PC機使用端口392H讀取雙口RAM中的數據時的仿真圖如圖4所示。
CPLD是現代電子工程領域的一門新技術，它提供了基于計算機和信息技術的電路系統設計方法，提高了設計電路的集成度和可靠性。筆者在將ALTERA公司推出的MAX7000系列產品應用于高速數據采集方面做了嘗試，具體使用EPM7032和EPM7064設計了地址發生器、數據總線控制器和ISA總線的接口，目前已經將其應用在電力系統某精確故障定位系統中。
評論