差動信號最佳實踐

　　差動線之間失衡的其它潛在促進因素包括板線路和連接器。在兩種情況下，阻抗和匹配可能取決于考慮到的頻率。設計人員應考慮預期信號和電噪聲環境的頻率組成。

　　傳輸線長度

　　信號線長度不同是差模到共模噪聲轉換的另一個原因。如果噪聲耦合至兩個完全平衡線的程度相等，但是噪聲信號到達差動接收機的時間稍有不同，則它被視作非零差動噪聲。隨著頻率帶寬的增加，這成為一個嚴重問題。

　　VA = + ? VSIGNAL + VNOISE = + ? VSIGNAL + A sin [ωt]
　　VB = - ? VSIGNAL + VNOISE’ = - ? VSIGNAL + A sin [ω(t+Δt)]
　　VA - VB = VSIGNAL + A {sin [ωt] - sin [ω(t+Δt)] }

　　當Δt對應于噪聲頻率180度改變時，這會產生最糟糕的情況，即所產生差動噪聲大小為初始共模噪聲的兩倍。但是，即使是小相移，也會引起大部分的共模到差模轉換。例如，十分之一弧度相移(約6度)，會使約10%的共模噪聲表現為差動信號。　　

?

　　例如，假設USB 2.0設備的差動接收機擁有至少1GHz的帶寬，用于接收480Mbps數據。如果1GHz噪聲耦合到差動線，3mm的長度差異相當于約15皮秒的時間差，約為兩條線之間十分之一相移弧度。這會使1GHz噪聲的10%表現為差動電壓，引起接收機狀態的意外切換。對于一些低頻標準來說，例如：RS-485或者CAN等，接收機帶寬以及由此產生的線長度等敏感性相應降低。

　　閑置和跨接期間抗擾性降低

　　當總線被主動驅動至有效邏輯狀態時，驅動器輸出水平遠高于接收機閾值水平。這種差異可確保，即使信號因電損耗或一定的差動噪聲水平而衰減，其發送狀態也將被正確接收。但是，當沒有驅動器在主動發送時，總線更易受到差動噪聲引起的信號破壞的影響。當差動信號進入接收機閾值附近時，在從一個有效狀態轉換至另一個狀態期間可能出現以上同樣的情況。不管是在哪種情況下，相對較小的差動噪聲可能立刻意外觸發接收機從一個輸出狀態轉換到另一個狀態。在這些關鍵時間內，接收機滯后可提供一種抗噪方法。

　　滯后方法提高抗噪性

　　接收機閾值滯后降低了差動接收機對信號線路上電噪聲的敏感性。必須控制閾值級別之間的間隔大小，以保證接收機的整體敏感性仍然能夠達到標準的要求。因此，接收機滯后(單位通常為mV)是衡量所有特殊收發器或者PHY差動噪聲抑制性能的一個指標。當對噪聲環境有疑慮時，設計人員應考慮接收機滯后。

　　結論

　　總之，設計人員應評估其差動網絡中可能出現問題的幾個緣由，包括線纜、連接器和保護器件以及收發器本身。差動信號線上每個組件的阻抗容限應不超過總失衡預算。在一小部分最短波長范圍內，所有差動信號的傳輸線長度必須相等。板布局和連接器針腳安排很重要，特別是在高頻網絡情況下。最后，為高噪聲應用選擇更大滯后的差動接收機。這些步驟可幫助確保即使在高噪聲環境下應用也能獲得可靠的通信質量。

　　參考文獻：

　　[1] Texas Instruments.RS-485[EB/OL]http://www.ti.com/rs485-ca
　　[2] Texas Instruments. CAN Transceivers[EB/OL]http://www.ti.com/can-ca
　　[3] Texas Instruments.Interface[EB/OL]http://www.ti.com/interface-ca