ST在DATE大會上公布電子設計測試方法

意法半導體參加了2006年3月在德國慕尼黑舉行的本年度歐洲設計自動化測試（DATE）大會，并在大會上宣讀十篇論文。

ST最優秀的論文包括低功耗多媒體無線通訊系統專用多處理器系統芯片(MPSoC)的分布式對象模型，以及采用SIRIT（工具流程中封裝、 整合及IP重用）聯盟標準的65 nm 系統芯片(SoC)的設計方法。

意法半導體前端技術及制造副總裁兼中央CAD及設計解決方案總經理的Philippe Magarshack表示：“我們在DATE大會上的突出表現證明ST能夠面對各種挑戰，例如：大規模集成系統日益提高的設計復雜性，可重新配置的嵌入式軟件的引用，以及納米IC設計的功率和可變性問題。” 

DATE 2006設有一個關于SPIRIT聯盟規范的專題會議，這個新興標準的主要目標是提高設計鏈整合的效率。ST以及其它幾家公司應邀列席會議，交流他們利用SPIRIT規范提高制造設計流程效率的成功經驗，其中包括ST與Synopsys合作研究的一個有關65納米復雜機頂盒芯片設計的案例，該案例著重論述了SPIRIT標準是如何提高在設計階段規格發生變化的反應時間，以及規格制定、實施和驗證的質量水平，如何使前端設計流程實現自動化，如何加快從RTL（寄存器傳輸級）到設計連接的netlist過程。

為了給第四代電信應用設計鋪平道路，ST研究人員將研討把分布式軟件系統和系統芯片級嵌入式系統需求標準中的公用子集應用到新興的并行、異類的MPSoC芯片中。ST的分布式系統對象組件（DSOC）編程模型則體現了這種方法的應用情況，DSOC配合相關的映像工具可以探討ST的NomadikTM移動多媒體平臺的體系結構。

在設計者論壇中，ST的專家將主持安全及安全系統研討會，在會上將宣讀一份由ST與米蘭理工學院合編的論文，介紹一種在二進制字段采用Tate配對算法的加密方法（Tate配對算法是實現加密算法如標識符加密的一種基本的原始方法），這種方法的特點是定時效果優良，安全性能更高。

以未來片上互連及網絡為主題的研討會邀請ST工程師講解ST是如何滿足今天以及未來的系統芯片設計的日益增長的需求。ST的講解人員將介紹該公司創新的片上互連技術STNoCTM (ST片上網絡)，這項技術能夠解決系統芯片上多個IP模塊之間互連的關鍵問題。

意法半導體在大會技術研討會上還將宣讀另外兩篇論文，一篇論述了符合自動化設計流和IP再用環境兩種條件的掃描鏈完整性檢查機制，另一篇論述了一個完全通過認證的用于驗證內置閃存的混合信號系統芯片的完整設計流程。

下一代無線通信終端必須具備強大的處理能力和極高的靈活性，才能適應新興的標準快速修正或多項標準。在這種情景下，意法半導體將推出一個針對多標準無線終端專門設計的專用指令集處理器（ASIP）。

在設計集成電路上，人們關心另一個主要問題是如何以最低的功耗實現規定的數據吞吐量。在這個方面，我們將與業界同仁交流Apache公司為NomadikTM應用處理器設計的RedHawk電流集成解決方案的實際使用經驗。


ST在DATE 2006宣讀的論文中還有一篇來自高層管理的關于未來EDA工具未來發展趨勢的論文，Philippe Magarshack將同其它公司的高層管理一道，論述我們對EAD廠商為滿足復雜性日益增長的系統芯片設計的需求而開發的解決方案的看法和觀點。

ST專家還應邀主持芯片設計記錄、低功率嵌入式體系結構及平臺、專用片上網絡設計和半正式驗證方法等專題會議。